4/2010

30/40

UQ-▽▽▽23464．系統連系運転試験U+0CdCd3.5　保護回路図10　保護回路（図３の④）28（ブレッドボード内の③から入力される）RdRdRdブレッドボード74LS74DQUUCdNE55518+5V+5V18k18k1000p1000p10kCK77-0（ゲート駆動回路へ出力される）+15V+15V3.3kU++15V33kU3.3kU74LS07+15V+15V+15Vなり，iacは減少する。－⊿ I < e <＋⊿ I なら，SRフリップフロップ（74LS279）の出力Qは直前の状態を維持する。よって，図８に示すように，実電流＊に対して，±⊿ I のバンド幅内で増iacは指令値iac減しながら追従することになる。　図10は，保護回路の構成を示す。この回路には，前段のPWM信号（U）が入力され，周波数制限回路，デッドタイム生成回路の２つの回路を介して，ゲート駆動回路へ伝達されるデジタル信号（U ＋およびU －）を出力する。　周波数制限回路では，Ｄフリップフロップ（74LS74）とクロック発生器（NE555）を用いる。まず，前段のPWM信号（U）の信号がＤフリップフロップのＤ端子に入力される。この信号は，ＤフリップフロップのCK端子に入力されるクロックパルスの立ち上がりのタイミングに同期して，Ｑ端子に出力される。ここでは，IGBTで実現できるスイッチング周波数の最大値を超える周波数のPWM信号が誤ってＤ端子に入力されたとしても，Ｑ端子のから出力される信号の周波数がCK端子に入力されるクロックパルスの周波数f0を超えることはないように設定する。これにより，ノイズ等による偶発的なIGBTの損傷を防止している。IGBTの最高スイッチング周波数を25kHz程度とするならば，NE555の出力クロックはf0=１/（2.08CR）なので，R=18kΩ，C=1000pFと設定すればよいことになる。　デッドタイム生成回路は重要である。本装置でIGBTのスイッチングが完了するためには，おおむね1.5μs程度の時間が必要である。このため，U ＋とU －のスイッチングが同時に切り換わると，ごく短時間ではあるが，主回路上下アームのIGBTが両方ともオン状態になるため，このときにアーム短絡が発生してしまう。よって，U＋およびU－の立ち上がり信号を1.5μs以上遅らせる必要がある。これを行うのがデッドタイム生成回路である。この回路では，RC回路の出力電圧の立ち上がりが遅れること，さらにTTLのICにおいてはデジタルの入力信号が1.4V以上のときにＨレベルで1.4V以下のときにＬレベルを出力することを利用して，PWMパスルの立ち上がりのみ所定時間遅らせている。最終出力段のICにオープンコレクタのバッファである74LS07を用いているのは，ゲート駆動回路に用いているPCM－6DおよびIFD－2BDにおいては，Ｈレベルが15V，Ｌレベルが0Vとして扱われるため，それに合わせてデジタル信号の電圧レベルを変換する必要があったためである。　上述した制御回路の設計・製作・試験を完了した学習者は，製作した制御回路を用いて図３の実験システムを構成し，動作確認を行う。図11および図12は，動作確認時における各部の動作波形をレコーダで測定した結果である。　図11は，通常運転中に入る直前の主回路動作波形である。つまり，制御回路を動作させ，交流部の誘導電圧調整器（IR）で所定の大きさの電圧値に調整して交流系統に接続しているが，直流部の電源を投入しておらずVdc=0Vのときの波形である。上段のトレースは交流電流実測値iac，中段のトレース＊，下段のトレースは交流電圧の位はその指令値iac相信号であるvac0である。vac0とiacを比較すると，両者の位相は一致している。よって，インバータが流技能と技術